

Capítulo 2

Portas e Funções Lógicas

No capítulo anterior estudamos a origem do electromagnetismo, seus efeitos no mundo físico, as leis físicas que o governa e como a abstração do circuito de lâmpada - LCA - nos permite criar componentes elétricos que nos permitem controlar o fluxo de corrente elétrica em um circuito. Por fim estudamos um componente peculiar, o transistor. Neste capítulo avançamos mais um passo em nossa jornada pela pilha de abstrações discutida no capítulo anterior. Discutiremos a **Abstração Digital**. Mais especificamente veremos como utilizar transistores para compor as três operações fundamentais da álgebra Booleana que tomam forma por meio de portas lógicas. Demonstraremos que há um paralelo direto entre lógica proposicional e lógica booleana. Também estudaremos o conceito de tabela verdade e aprenderemos os símbolos empregados para a representação de portas lógicas. Discutiremos também como implementar as operações de implicação e bi-implicação previstas pela lógica proposicional e por fim estudaremos as operações lógicas complementares necessárias para o estudo de sistemas digitais.

Este capítulo tem um caráter introdutório. A formalização da álgebra Booleana será apresentada subsequentemente no capítulo 3. Por hora nos concentraremos em nos acostumar com os símbolos e portas lógicas.

2.1 Portas Lógicas Fundamentais

Toda a base da eletrônica digital se baseia em três portas lógicas, ou operações fundamentais. São elas: a) a operação de conjunção ou "E" lógico; b) Disjunção ou "OU" lógico; e c) A operação de negação ou "NÃO" lógico. Todas elas são construídas no nível de abstração de **Transistores**. Há diversas formas de se implementar tais operações utilizando transistores. As variantes derivam dentre outros motivos dos diversos tipos de transistores disponíveis.

No entanto nos concentraremos em apresentar uma possibilidade de construção e subsequentemente nos concentraremos em estudar os sistemas digitais a partir da **Abstração Digital**. Em outras palavras, uma vez entendido como as portas lógicas podem ser construídas não nos preocuparemos mais com a sua construção. tomaremos as três operações fundamentais como "caixas preta" e as utilizaremos para construir circuitos digitais tais como somadores, comparadores, geradores de paridade, etc.

2.1.1 Porta Lógica E

A operação "E" é a primeira das três operações fundamentais da Álgebra Booleana. Ela é semanticamente equivalente a operação **conjunção** da lógica proposicional. Pode ser interpretada como: **Verdade (1) apenas quando ambos os operadores forem verdade(1)".**

A operação "E" é construída utilizando transistores tal como exemplificado na figura 2.1. Na esquerda vê-se um circuito elétrico cujo funcionamento emula a lógica que fundamenta a operação "E". Ambas chaves "ch A" e "ch B" devem estar fechadas para que a corrente possa fluir no circuito. O circuito elétrico apresentado a direita exemplifica como podemos construir uma porta E utilizando dois transistores.




Figura 2.1: Intuição do funcionamento da porta E (esquerda) e operação E construída utilizando transistores (direita).

Note que a saída S assumirá o valor 0 ou terra a menos que os dois transistores estejam chaveados. Em outras palavras, Tanto a entrada A como a B devem ser acionadas para que ambos os transistores atuem como um condutor. Neste caso a corrente elétrica será direcionada para a saída S ao

Tabela 2.1: Tabela verdade da operação **E**.

A	B	S
0	0	0
0	1	0
1	0	0
1	1	1

invés de ir diretamente para o terra pois como sabemos a corrente elétrica procura o caminho de menor resistência e há um resistor entre as entradas A e B e o terra.

Uma das razões porque eletrônica digital é tão útil e naturalmente a escolha para a construção de circuitos de precisão reside no fato de que apenas dois valores de tensão são permitidos. Os valores exatos das tensões variam de circuito para circuito. No entanto os valores mais comuns são $5v$ e $3.3v$.

A priori a decisão de utilizar apenas dois valores discretos e bem definidos de tensão pode parecer uma limitação. No entanto este não é o caso. A primeira vantagem refere-se a tolerância a ruídos. A segunda grande vantagem deriva do fato de que permitindo apenas dois valores podemos associá-los aos dois possíveis estados de uma chave (aberto e fechado). A terceira grande vantagem refere-se a que graças a G. Boole possuímos uma álgebra especificamente projetada para trabalhar com apenas dois valores, ou seja, temos um corpo matemático que nos permite definir formalmente o funcionamento de circuitos que funcionem sob tais circunstâncias.

Sendo assim, permitimos que apenas dois possíveis valores de tensão atuem sob circuitos digitais. O primeiro deles refere-se a um valor de tensão próximo de zero volts, que associamos ao valor 0 lógico. O segundo deles é um valor de tensão próximo da tensão máxima prevista para o circuito ao qual associamos o valor 1 lógico.

Como **E** é uma operação binária, ou seja, prevê dois operadores de entrada e os valores que tais operadores podem assumir são finitos (apenas 1 de dois possíveis valores), podemos listar sistematicamente todas as possíveis combinações de entrada de tal circuito. A esta listagem sistemática dos valores de entrada damos o nome de **tabela verdade**.

A tabela 2.1 apresenta a listagem sistemática de todas as possíveis entradas para o circuito discutido.

Na introdução citamos que uma vez entendido como construir cada uma das operações lógicas, passaríamos a não nos preocupar mais com a sua construção mas sim com seu funcionamento. Sendo assim, adotamos uma representação gráfica para representar a porta **E**. A figura 2.2 apresenta duas das

possíveis representações para a porta E. A esquerda temos a representação tradicional largamente utilizada e que utilizaremos no decorrer deste texto. A representação a direita pertence ao padrão ANSI/IEEE Std. 91-1984 [1] proposta pela IEEE e que deve ser utilizada em toda sua documentação oficial.




Figura 2.2: Duas possíveis representações para a porta E.

No nível de **abstração digital** estamos preocupados apenas com a representação gráfica da porta lógica ou sua representação algébrica. Algebricamente escrevemos $A.B$ para representar a operação e lemos A **E** B . Embora utilizemos o mesmo símbolo “.” para a multiplicação na álgebra Euclideana eles representam essencialmente operações distintas. Na álgebra tradicional o símbolo é utilizado para representar a multiplicação ou o separador fracionário em números reais. Na álgebra Booleana ele representa a operação **E**.




Figura 2.3: Diagrama de Tempo exemplificando o funcionamento da porta lógica **E**.

É comum suprimirmos o operador “.” e escrevermos simplesmente AB para representar a expressão $A.B$.

Outra forma comumente utilizada para representar o comportamento de uma operação lógica é chamada de diagrama de tempo. A figura 2.3 apresenta o diagrama de tempo da operação **E**.

No eixo horizontal é representado o decorrer do tempo¹ e no eixo vertical a intensidade dos sinais de entrada e saída.

2.1.2 Porta Lógica OU

A operação "**OU**" é a segunda das três operações fundamentais da Álgebra Booleana. Ela é semanticamente equivalente a operação **conjunção** da lógica proposicional. Pode ser interpretada como: **Verdade (1) quando qualquer dos operadores forem verdade(1)**.

A operação "**OU**" é construída utilizando transistores tal como exemplificado na figura 2.4. Na esquerda vê-se um circuito elétrico cujo funcionamento emula a lógica que fundamenta a operação "**OU**". Note que se ambas as chaves "ch A" e "ch B" estiverem abertas não há caminho pelo qual os elétrons podem fluir, consequentemente a lâmpada não permanecerá apagada. Caso qualquer uma das duas chaves for comutada para o estado fechado um caminho se estabelecerá e consequentemente a luz acenderá.




Figura 2.4: Intuição do funcionamento da porta OU (esquerda) e operação OU construída utilizando transistores (direita).

O circuito elétrico apresentado na figura 2.4(direita) implementa a porta lógica "**OU**". Note que o coletor de ambos os transistores estão ligados a saída e a base de ambos está ligada a alimentação. Caso ambas as chaves recebam nível lógico zero não haverá caminho direto da fonte para a saída.

¹A unidade do tempo oficial no S.I. é o segundo. No entanto circuitos digitais normalmente funcionam muito rapidamente. Consequentemente é comum o diagrama de tempo ser dado em μs micro segundos ou ns nano segundos.

Tabela 2.2: Tabela verdade da operação **OU**.

A	B	S
0	0	0
0	1	1
1	0	1
1	1	1

Consequentemente o nível lógico zero será direcionado para ela. Caso uma ou ambas as chaves estejam habilitadas um caminho direto entre a fonte e a saída será estabelecido e consequentemente o nível lógico da saída será um.

A tabela 2.2 apresenta a tabela verdade para a porta lógica OU. Note que na listagem sistemática de todas as possibilidades de entrada a saída assumirá o valor lógico zero se e somente se ambas as entradas forem zero. Note que a semelhança da operação "**E**" a operação "**OU**" também é uma operação binária, ou seja, ela prevê dois operadores de entrada e uma e apenas uma saída.

As possíveis representações gráficas da porta "**OU**" são apresentadas na figura 2.5. Similarmente ao visto quanto a porta "**E**" a representação a direita segue o padrão ANSI/IEEE Std. 91-1984. A representação a esquerda no entanto é a mais utilizada e será a que empregaremos no decorrer deste texto.




Figura 2.5: Duas possíveis representações para a porta OU.

Por fim a figura 2.6 apresenta o diagrama de tempo para a porta lógica "**OU**". Novamente note que a saída S assumirá o valor lógico 1 caso qualquer uma ou ambas as entradas forem um. Similarmente a saída assumirá o valor 0 se e somente se ambas as entradas forem 1.

Algebricamente escrevemos $A + B$ para representar a operação e lemos A **OU** B . Embora utilizemos o mesmo símbolo "+" para a soma na álgebra Euclideana eles representam essencialmente operações distintas. Na álgebra tradicional o símbolo é utilizado para representar a soma de dois números. Na álgebra Booleana ele representa a operação **OU**.




Figura 2.6: Diagrama de Tempo exemplificando o funcionamento da porta lógica **OU**.

2.1.3 Porta Lógica NÃO

A operação unária **NÃO** é a última das três operações fundamentais da álgebra Booleana. Ela aceita um operando como entrada e produz uma e apenas uma saída. Consequentemente dizemos que a operação **NÃO** é unária. Semanticamente a operação **NÃO** produz na saída o inverso da entrada. Como em lógica digital há apenas dois valores possíveis o inverso de um valor binário qualquer é sempre passível de ser complementarmente identificado.




Figura 2.7: Intuição do funcionamento da porta **NÃO** (esquerda) e operação **NÃO** construída utilizando transistores (direita).

A operação "**NÃO**" é construída utilizando transistores tal como exemplificado na figura 2.7. Na esquerda vê-se um circuito elétrico cujo funcionamento emula a lógica que fundamenta a operação "**NÃO**". Note que

Tabela 2.3: Tabela verdade da operação **NÃO**.


A	S
0	1
1	0

sempre haverá um circuito passando pelo resistor e subsequentemente pela lâmpada. Caso a chave esteja aberta ("0") a corrente elétrica fluirá e a lâmpada acenderá. No entanto, se a chave for fechada ("1") um circuito de menor resistência se configurará e consequentemente a corrente passará pelo resistor e subsequentemente pela chave retornando para a fonte. A lâmpada permanecerá apagada.

O diagrama a direita na figura 2.7 exemplifica como podemos construir a porta **NÃO** utilizando apenas um transistor. Quando a base do transistor encontra-se desabilitada (nível lógico "0") o transistor chaveia e a corrente do emissor encontra um caminho até a saída. Consequentemente o nível lógico "1" seguirá o caminho de menor resistência e desembocará na saída *S*. Quando a base assumir valor lógico "1" o transistor não chaveará, e consequentemente o nível lógico "0" presente no coletor desembocará via o resistor de ajuste na saída *S*. Note que este é um transistor do tipo-P diferentemente dos demais transistores utilizados que eram do tipo-N, ou seja, ele chaveia em nível lógico "0".

A tabela verdade da porta lógica **NÃO** é apresentada em 2.3. Nela observamos a simplicidade desta operação. Caso o nível lógico de entrada seja "1" a saída será "0" e vice-versa.

Os diagramas que representam a porta **NÃO** são apresentados na figura 2.9. A representação mais utilizada é apresentada a esquerda. Ela é composta por um triângulo seguido por um pequeno círculo. A representação prevista pelo padrão ANSI/IEEE Std. 91-1984 é apresentada a direita.

Figura 2.8: Duas possíveis representações para a porta **NÃO**.

Por fim a figura 2.9 apresenta um diagrama de tempo para a porta **NÃO**. Note que os gráficos da entrada e da saída são exatamente complementares.

Os diagramas elétricos para a construção das três portas lógicas fundamentais apresentados nas figuras 2.1, 2.4, 2.7 não são utilizados na prática. O




Figura 2.9: Diagrama de Tempo exemplificando o funcionamento da porta lógica NAO.

motivo é simples. Note que utilizamos extensivamente resistores para controlar o fluxo de corrente. O problema com a utilização de resistores é que eles dissipam parte da energia elétrica que flui por eles sob a forma de calor. Como sabemos a geração de calor é um grande problema em eletrônica digital, impondo requisições de resfriamento. Todo transistor também dissipa parte da corrente elétrica que por ele flui sob a forma de calor, no entanto em uma taxa muito menor que se comparado a resistores. Por esse motivo, assim como por restrições de potência, opta-se por construir portas lógicas sem a utilização de resistores. Embora possível paga-se o preço de que mais transistores são necessários para a sua implementação. No anexo XXXXXXXXXXXXXXXX apresentamos os diagramas elétricos das portas lógicas tal qual eles são construídos na atualidade.

2.2 Portas Lógicas Complementares

Uma vez disponíveis as três portas fundamentais, podemos criar diversas outras portas lógicas utilizando apenas a combinação destas portas fundamentais. Tais portas complementares são úteis pois ocorrem muito frequentemente quando utilizamos portas lógicas para projetar circuitos como somadores, comparadores, multiplexadores, etc.

2.2.1 Porta Lógica NÃO-E


A primeira das quatro portas lógicas complementares é a porta **NÃO-E**. Como o nome sugere ela implementa a operação lógica inversa a operação **E**. Semanticamente ela pode ser interpretada como: ***Verdade (1) quando pelo menos um dos os operadores forem falsos (0)***. A primeira

Tabela 2.4: Tabela verdade da operação **NÃO-E**.

A	B	S
0	0	1
0	1	1
1	0	1
1	1	0

vista esta pode parecer uma porta lógica pouco útil. No entanto vale citar que ela é a porta lógica que utiliza menos transistores para ser construída (apenas 2) o que faz com que seu custo de produção seja obviamente inferior ao das demais portas. O segundo fato que voga a favor da porta **NÃO-E** é o fato de que qualquer outra porta lógica, fundamental ou complementar pode ser emulada utilizando apenas portas **NÃO-E**.

A figura 2.10 apresenta a esquerda o símbolo utilizado para a função **NÃO-E**. Note que ele é essencialmente o símbolo da porta **E** seguido de uma inversora, tal como vemos o circuito equivalente a direita da figura.

Figura 2.10: Duas possíveis representações para a porta **NÃO-E**.

A tabela verdade apresentada em 2.4 lista sistematicamente todas as possíveis entradas para a operação binária **NÃO-E**. Note que basta que uma das entradas seja zero para que a saída seja um.

2.2.2 Porta Lógica **NÃO-OU**

A porta **NÃO-OU** é a segunda das portas complementares. Como o nome sugere ela nada mais é do que o inverso da porta **OU**. Similarmente a porta **NÃO-E** é possível construir qualquer outra porta lógica utilizando apenas portas **NÃO-OU**.

Semanticamente ela pode ser interpretada como: ***Verdade (1) apenas quando ambos os operadores forem falsos (0)***. Tal fato pode ser verificado ao analisarmos a tabela verdade 2.5.




Figura 2.11: Duas possíveis representações para a porta NÃO-OU.

Tabela 2.5: Tabela verdade da operação NÃO-OU.

A	B	S
0	0	1
0	1	0
1	0	0
1	1	0

2.2.3 Porta Lógica OU EXCLUSIVO

A terceira das quatro operações complementares é chamada **OU-EXCLUSIVO** ou XOU. Esta porta também é conhecida como "porta diferença" pois ela produz uma saída verdadeira se e somente se as entradas forem distintas.

Tabela 2.6: Tabela verdade da operação OU-EXCLUSIVO.

A	B	S
0	0	0
0	1	1
1	0	1
1	1	0

Semanticamente ela pode ser interpretada como: ***Verdade (1) quando apenas uma das entradas for verdadeira (1)***". Tal fato pode ser verificado ao analisarmos a tabela verdade 2.6.




Figura 2.12: Duas possíveis representações para a porta OU-EXCLUSIVO.

O símbolo utilizado para a operação XOU é $\oplus$. A porta lógica **OU-EXCLUSIVO** é representada pelo símbolo a esquerda da figura 2.12. Ela

pode ser construída tal como exemplificado a direita da mesma figura. Esta porta é equivalente a expressão $\overline{A}B + A\overline{B}$. No entanto ocorre tão frequentemente que foi contemplada com notação própria.

2.2.4 Porta Lógica NÃO-OU EXCLUSIVO

A porta **NÃO-OU-EXCLUSIVO** ou XNOR é a última das portas complementares. Ela é representada pelo símbolo $\odot$. Também conhecido como "circuito igualdade" pode ser interpretada como: **Verdade (1) apenas quando ambas as entradas forem iguais.**

Tabela 2.7: Tabela verdade da operação **NÃO-OU-EXCLUSIVO**.

A	B	S
0	0	1
0	1	0
1	0	0
1	1	1

A observação atenta da tabela 2.7 em comparação a tabela 2.6 demonstra que elas são complementares. Consequentemente para obter-se a operação X-NÃO-OU basta que inverta-se a saída da operação OU-EXCLUSIVO. Sendo assim $A \odot B = A \oplus B = (\overline{A} \cdot \overline{B}) + A \cdot B$.




Figura 2.13: Duas possíveis representações para a porta NÃO-OU-EXCLUSIVO.

2.3 Características de Circuitos Integrados

O estudo de sistemas digitais geralmente trata dos chamados "sistemas ideais", ou seja, assume-se que os níveis alto e baixo associados ao "0" e "1" lógicos sejam precisos, que o tempo de ativação de uma porta lógica seja zero e que não haja nenhum problema de estabilização, o que significa que não há tempo associado para a estabilização de um novo nível lógico resultado de uma transição. Teoricamente, sob a ótica da álgebra Booleana tais suposições fazem sentido. No entanto, em implementações reais de tais sistemas utilizando por exemplo circuitos integrados em silício são governadas por limitações físicas, e consequentemente apresentam valores diferentes de zero.

Escala de Integração - Diz respeito a quantos transistores compõem os circuitos integrados. Devido a "Lei de Moore", o número de transistores passíveis de serem integrados em uma pastilha de silício dobra a cada período pré estabelecido de tempo² fato que tem se mantido mais ou menos regular desde a concepção dos circuitos integrados em 1958.

Tabela 2.8: Número de transistores por classe de integração.

Classe	# Transistores
Integração em Pequena Escala (SSI)	< de 12
Integração em Média Escala (MSI)	12 a 90
Integração em Grande Escala (LSI)	100 a 9.999
Integração em Muito Grande Escala (VLSI)	10.000 a 99.999
Integração Ultra Grande Escala (ULSI)	> 100.000

A tabela 2.8 apresenta prefixos usados para informar o grau de integração, ou seja, números de transistores em circuitos integrados. Vale notar que atualmente, processadores modernos como o AMD Ryzen possui transistores de $14nm$ e mais de $4,8 \times 10^9$ em uma pastilha de $213mm^2$.

Faixas de Ativação - diz respeito as valores mínimos e máximos de tensão necessários para que os níveis lógicos "0" ou "1" sejam reconhecidos pelo circuito. Como exemplificado na figura 2.14 tem-se as faixas $[v1 \text{ min}, v1 \text{ max}]$ que define o intervalo de valores de tensão que serão entendido como nível lógico "1" e $[0, v0 \text{ max}]$ especificando a faixa de valores de tensão interpretados como nível lógico "0". Note que a faixa de valores de tensão

²A "Lei de Moore" é uma observação da tendência da indústria de microeletrônica de melhoria do processo de integração de transistores. A taxa de dobragem de número de transistores variou ao longo do tempo entre 2x a cada [1,2] anos.

definida pelo intervalo $[v_0 \text{ max.}, v_1 \text{ min.}]$ é considerada como indefinida, ou seja, que caso a tensão em um circuito encontre-se nesta faixa nem nível lógico "0" nem "1" serão considerados. Valores de tensão recaem nesta faixa durante transições de estado e durante ou por razões de falha de alimentação.




Figura 2.14: Faixas de tensão de ativação dos níveis alto e baixo.

As faixas de valores proveem tolerância a ruídos, fato importante em eletrônica digital. Um exemplo concreto das faixas de valores dos níveis lógicos é apresentado na figura 2.15. Qualquer valor de tensão na faixa $[2.4, 5]$ será interpretado como nível lógico "1" e na faixa $[0.3, 0.5]$ como nível lógico "0". Valores de tensão na faixa $[0.5, 2.4]$ serão interpretados como nível lógico indefinido.




Figura 2.15: Faixas de tensão de ativação dos níveis alto e baixo para a família TTL de circuitos integrados.

Tempo de Transição de Estado - também conhecido como tempo de chaveamento, diz respeito ao tempo necessário para que a saída de uma porta lógica se estabilize, ou seja, que o valor de tensão da saída se fixe. Ao estudar sistemas digitais este tempo é considerado como nulo, ou seja, uma vez que se estabelece um conjunto de níveis lógicos de entrada a saída é produzida instantaneamente. Naturalmente na prática não é isso que acontece. Transistores requerem tempo para chavear e consequentemente portas lógicas construídas a partir destes componentes também. O tempo de transição é

rápido, cerca de alguns poucos nanosegundos. Porém o encadeamento de múltiplas portas lógicas pode acumular um atraso considerável. Este é um fator de extrema importância na implementação de sistemas digitais complexos, tais como processadores.

2.4 Portas Lógicas com Três ou mais Entradas

Comumente, no desenvolvimento de circuitos lógicos utiliza-se portas lógicas que possuem mais que dois operandos de entrada. Alguns exemplos são apresentados na figura 2.16. Esta é uma prática largamente adotada pela facilidade de projeto. No entanto, como será apresentado no capítulo 3, as operações Booleanas previstas na Álgebra possuem apenas um (no caso da negação) ou dois operandos. A realização digital sob a forma de circuitos integrados é possível encontrar versões de três ou mais entradas.




Figura 2.16: Três exemplos de portas lógicas com múltiplas entradas. No canto superior esquerdo uma porta E com três entradas. No canto superior direito uma porta OU-EXCLUSIVO de quatro entradas e na parte inferior da figura, uma porta OU de seis entradas.

Formalmente a representação de três ou mais entradas é apenas uma forma compacta de circuitos que se implementados utilizando as operações reais de duas entradas seriam muito mais extensas. A figura 2.17 demonstra a equivalência descrita para o caso da porta E de três entradas.



Figura 2.17: Equivalência entre a porta E de três entradas e sua realização utilizando Es de duas entradas.

A figura 2.18 apresenta a equivalência para o caso da OU-EXCLUSIVO de quatro entradas. Neste caso fica claro que a representação compacta de

múltiplas entradas facilita o processo de desenho e torna o entendimento de circuitos complexos palatável.




Figura 2.18: OU-EXCLUSIVO de quatro entradas e circuito equivalente com portas de duas entradas.

Outro exemplo, uma porta OU de seis entradas é apresentado na figura 2.19. Um fato interessante a ser contemplado neste exemplo refere-se ao fato de que a mesma OU de seis entradas pode ser composta de formas distintas. Na parte superior-direita da figura tem-se uma decomposição em "cascata". Já na parte inferior-direita é apresentada a solução de agrupamento 2 a 2.




Figura 2.19: OU de seis entradas e circuito equivalente com portas de duas entradas.

2.5 Saídas de Alta Impedância

Um problema recorrente na construção de circuitos elétricos refere-se a necessidade de se conectar duas saídas de portas lógicas em uma única linha de saída. A ligação direta como citado anteriormente gera um problema sério pois por exemplo como apresentado na figura 2.20 ambas as portas E produzirão saídas e pela lei das correntes, o valor nominal poderá ser superior ao limite superior suportado pelo tecnologia construtiva adotada.




Figura 2.20: Exemplo de circuito com potencial curto-circuito.

Uma solução para o problema apresentado seria garantir que apenas uma das duas Es seja fisicamente conectada a linha de saída. Isso pode ser alcançado com a utilização de um componente especial chamado de buffer tri-state apresentado na figura 2.21. Se o sinal de seleção B for "1" então $C \leftarrow A$. Caso o sinal de seleção for "0" então a saída C será fisicamente desconectada do circuito. O componente é construído utilizando a mesma tecnologia de semicondutores usada para construir transistores. No entanto, caso o buffer esteja desabilitado, a saída apresentará uma alta impedância, o que para todos os efeitos práticos será como uma desconexão física.




Figura 2.21: Buffer tri-state e equivalência com uma chave mecânica.

Utilizando buffers tri-state o circuito da figura 2.20 pode ser reformulado como apresentado na figura 2.22. Note que as portas E foram substituídas por buffers tri-state.




Figura 2.22: Remodelagem do circuito da figura 2.20 utilizando buffers tri-state.

Exercícios

1. Monte a tabela verdade para as três operações booleanas fundamentais (E, OU e NÃO).
2. Porque as operações E e OU são ditas binárias, e a operação NÃO unária?
3. Qual a semântica por traz das operações booleanas fundamentais? Cite uma frase mnemônica para cada uma delas que facilite a memorização de sua semântica.
4. Associe a cada uma das operações booleanas fundamentais a seu diagrama de portas lógicas tradicional e utilizando o padrão ANSI/IEEE Std. 91-1984.